PCB設計中的電磁兼容性淺析論文
隨著信息化技術(shù)的發(fā)展，電子產(chǎn)品的數(shù)量及種類不斷增加，其功能和速度也在不斷提高，使印制電路板(PCB)電子器件密度越來越大，走線越來越宰，信號頻率越來越高，不可避免地會引入電磁兼容性(EMC-Electro magnetic Compatibility)的問題。產(chǎn)品電磁兼容性能的高低，已經(jīng)成為衡量電子產(chǎn)品與系統(tǒng)質(zhì)量的一個重要指標。在保持系統(tǒng)功能的情況下，通過PCB設計和布置可從根源上消除電磁干擾并提高其抗擾度;反之，若設計不當，則將使載有小功率、高精度、快速邏輯，或連接到高阻抗終端的一些導線受到寄生電感或介質(zhì)吸收的影響，致使PCB板發(fā)生EMC問題。
任何電磁兼容問題都包含三個要素，即輻射源，耦合路徑，敏感設備。因此，在解決電磁兼容問題時，也要從這三方面著手進行分析，進而采取適當?shù)拇胧┫驕p小電磁干擾。
1 PCB設計與布線技術(shù)
1.1元器件布局
元器件布局時，注意以下幾點可以避免出現(xiàn)許多的電磁兼容問題：
1.發(fā)熱元件遠離關(guān)鍵集成電路。
2.某些敏感器件例如鎖相環(huán)，對噪聲干擾特別敏感，它們需要更高層次的隔離。解決的方法是在敏感器件周圍的電源銅箔上蝕刻出馬蹄形將能得到良好的隔離性。該期間使用的所有信號進出都通過狹窄的馬蹄形根部的開口。噪聲電流必然在開口周圍經(jīng)過而不會接近敏感部分。使用這種方法時，確保所有其它信號都遠離被隔離的部分。這種設計方法可以避免能夠引起干擾的噪聲信號的產(chǎn)生。
3.連接器及其引腳應根據(jù)元器件在板上的位置確定。所有連接器最好放在印制板的一側(cè)，盡量避免從兩側(cè)引出電纜，以便減小共模電流輻射。
4.高速器件(頻率大于10兆赫或上升時間小于2ns的器件)在印刻電路板上的走線盡可能短。
5.I/O驅(qū)動器應緊靠連接器，避免I/O信號在板上長距離走線，耦合不必要的干擾信號。
1.2確定PCB走線形式
PCB走線形式對信號的傳輸會產(chǎn)生很大的影響，直角走線一般是PCB布線中要盡量避免的情況。直角連線對信號的影響主要體現(xiàn)在三個方面：
1.拐角可以等效為傳輸線上的容性負載，減緩上升時間;
2.阻抗不連續(xù)會造成信號發(fā)射;
3.直角尖端會產(chǎn)生電磁干擾。
4.所以在PCB板中一般采用45度拐角或圓弧形拐角。
1.3電源線及電線布局
1.電源線從電源出發(fā)，經(jīng)過負載再返回，形成一個小的環(huán)形天線，其在高頻時效率極高，因此，在考慮安全的條件下，電源線應盡可能靠近地線，以減小差模輻射的環(huán)面積，也有助于減小電路的交擾。在部件電源的布線過程中，電源及其返回線路必須平行走向，可以產(chǎn)生一個低阻抗小環(huán)路的傳輸線結(jié)構(gòu)。
2.在小信號電路與大電流做在一起的電路中，必須將GND明顯地區(qū)分開來。布線方法為將小信號GND與大電流的GND進行分離，通常使用兩根引線的GND。使大電流不再布線電阻上流動，從而不產(chǎn)生干擾，如像功率放大級和負載那樣，將大電流流動的部分由電源直接進行布線。還有，將小信號部分進行匯總，也直接由電源進行布線。如果這樣做，小信號與大電流線完全分離，再將匯總的小信號GND與功率放大級的GND相連接。
3.正確選擇單點接地與多點接地。在低頻電路中，信號的工作頻率小于1MHz，它的布線與器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應采用一點接地的方式。當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1MHz—10MHz時，如果采用一點接地，其電線長度不應超過波長的1/20，否則應采用多點接地法。
4.數(shù)字地與模擬地分開。電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別于電源端地線相連。低頻電路的地應盡量采用單點并聯(lián)接地，實際布線有困難時可部分串聯(lián)后再并聯(lián)接地;高頻電路宜采用多點串聯(lián)接地，地線應短而粗。高頻元件周圍盡量用柵格狀大面積地箔，要盡量加大線性電路的接地面積。
5.接地線應盡量加粗。若接地線用很細的線條，則接地電位會隨電流的變化而變化，致使電子產(chǎn)品的定時信號電平不穩(wěn)，抗噪聲性能降低。因此應將接地線盡量加粗，使它能通過三倍于印刷電路板的允許電流。如有可能，接地線的寬度應大于3mm。
6.接地線構(gòu)成閉環(huán)路。設計只由數(shù)字電路組成的印刷電路板的地線系統(tǒng)時，將接地線做成閉路可以明顯地提高抗噪聲能力。其原因在于：印刷電路板上有很多集成電路元件，尤其遇有耗電多的`元件時，因受接地線粗細的限制，會在底線上產(chǎn)生較大的電位差，引起抗噪聲能力下降;若將接地線構(gòu)成環(huán)路，則會縮小電位差值，提高電子設備的抗噪聲能力。
2 PCB電磁兼容性的仿真分析與優(yōu)化
采用軟件對PCB進行電磁兼容預仿真分析，在產(chǎn)品的設計階段就可大體估計所設計PCB的電磁兼容性能，了解PCB上場的分布于趨勢，這對合理布局布線起到了很大的幫助。從而可以大大提高產(chǎn)品性能，節(jié)約成本，縮短研發(fā)時間，加快產(chǎn)品進入市場步伐，為占領(lǐng)大的市場份額爭取了寶貴時間，提高經(jīng)濟效益。
Cadence PSD 是Cadence公司著名的電路設計軟件，它提供了完整的電路設計解決方案，從原理圖板圖設計，到電路分析仿真、封裝等�？捎糜诘�、高頻，數(shù)�；旌想娐返脑O計。我們主要采用Cadence PSD軟件包中的Concept HDL工具和Allegro工具來完成電路原理圖的繪制和板圖的生成。Concept HDL工具支持行為級和結(jié)構(gòu)級的原理圖設計繪制，它提供一個可用文本和圖形進行設計的設計環(huán)境，包括可用于快速設計的塊編輯功能。Concept HDL是一個基于參照的編輯器，因為他在原理圖中參照的所有部件來自駐留在參照區(qū)或者本地區(qū)內(nèi)的各種各樣的庫中。Allegro主要功能是在自我設定的有效參數(shù)條件下，自動或手動完成元件布局及布線，生成適合要求的PCB。
隨后利用Ansoft Designer軟件進行PCB的場仿真，可得到我們想要的PCB的電流圖和EM近場分布圖。在仿真模型圖中依據(jù)前面所提到得元件布局和走線原則適當調(diào)整強場區(qū)中的信號線和敏感元件位置，使之原理強場區(qū)，進而減少電磁干擾。
根據(jù)軟件仿真結(jié)果分析PCB的電磁兼容性能，并對PCB板圖加以優(yōu)化。仿真所得的電流圖和近場分布圖對電路的合理設計和布局有重要的指導作用。
3 結(jié)束語
電磁干擾已成為線路設計所面臨的主要問題之一，PCB設計中的抗干擾是一項實踐性非常強的技術(shù)工作。元件間的合理布局、增大布線間距、短線連接、減少布線過程中的過孔設置、降低連線的特性阻抗、避免多頻率交調(diào)影響等式減少電磁干擾的有效方法。良好的PCB設計可以大大提高系統(tǒng)的抗干擾能力，從而提高系統(tǒng)可靠性。
參考文獻
[1] 林國榮 電磁干擾及控制，北京電子出版社，2002
[2] [日]青本英彥著，周南生譯. 模擬電路設計與制作[M]，北京：科學出版社，2005.4 [3] Bruce Carter. Circuit board layout technique, document from TI
【PCB設計中的電磁兼容性淺析論文】相關(guān)文章：
淺析平面設計中的留白論文11-12
淺析色彩在景觀設計中的運用論文11-20
淺析平面設計中的留白的論文11-21
淺析產(chǎn)品設計中的美學鑒賞論文11-13
淺析東陽木雕設計中卡通形象的運用論文11-19
淺析中國元素在平面設計中的應用論文11-21